(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-223552

(43)公開日 平成10年(1998) 8 月21日

(51) Int.Cl.*		識別記号	F I			
H01L	21/265		H01L	21/265	J	
	21/76			27/12	E	
	27/12				F	
				21/76	E	
			wie wie date	-0 -1:04-0	MATECANIO OI	(A 11 H

普遍開水 木開水 開水気の数10 〇七 (主 11 貝


(21)出願番号	特順平9-28924	(71)出願人 000005049 シャープ株式会社	
(22) 出願日	平成9年(1997)2月13日	大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者 東 賢一 大阪府大阪市阿倍野区長袖町22番22号 シャープ株式会社内	
		(74)代理人 弁理士 平木 祐輔	

(54) 【発明の名称】 SOI半導体基板及びその製造方法

(57)【要約】

【課題】 温度上昇を抑制するとともに電気放電に対する耐性の向上したSOI半導体基板を提供する。

【解決手段】 単結晶シリコン基板101中に、絶縁膜 102とともに導体又は半導体101を局所的に形成する。



【特許請求の範囲】

【請求項1】 単結品シリコン基板に絶縁膨とともに導 体又はドープされた半導体が各々局所的に埋め込まれて いることを特徴とする半導体基板。

【請求項2】 前記絶縁膜と導体又はドープされた半導 体とが基板面に平行な方向に交互に配置されていること を特徴とする請求項1記載の半導体基板。

【請求項3】 単結晶シリコン基板の局所的な位置に単 結晶シリコンと反応して絶縁膜を形成する原子をイオン 注入し、その後にアニールすることによって前記単結晶 10 シリコン基板に絶縁膜を局所的に埋め込む第1の工程

Ł. 前記単結晶シリコン基板の局所的な位置に単結晶シリコ ンと反応して導電性があるケイ化物を形成する原子をイ オン注入し、その後にアニールすることによって前記単

結晶基板にケイ化物を局所的に埋め込む第2の工程とを 【請求項4】 請求項3 記載の半導体基板の製造方法に おいて、

含むことを特徴とする半導体基板の製造方法。

前記第2の工程は、前記単結晶シリコン基板上にフォト 20 レジストを塗布し、フォトリソグラフィ工程により単結 品シリコンの内部にケイ化物を形成する箇所の上のフォ トレジストを除去し、単結晶シリコンと反応してケイ化 物を形成する原子をイオン注入し、その後にアニールす ることによって、所望の位置にケイ化物を埋め込むこと を特徴とする半導体基板の製造方法。

【請求項5】 請求項3記載の半導体基板の製造方法に おいて

前記第2の工程は 前記単結晶シリコン基板の表面に絶 縁膜を形成し、前記絶縁膜の上にフォトレジストを塗布 30 し、フォトリソグラフィ工程により単結晶シリコンの内 部にケイ化物を形成する箇所のフォトレジストを除去 し、単結晶シリコンと反応してケイ化物を形成する原子 をイオン注入し、単結晶シリコン上に残っているフォト レジストを除去し、その後、アニールすることによっ て、所望の位置にケイ化物を埋め込むことを特徴とする 半導体基板の製造方法。

【請求項6】 単結晶シリコン基板の局所的な位置に単 結晶シリコンと反応して絶縁膜を形成する原子をイオン 注入し、その後にアニールすることによって前記単結晶 40 シリコン基板に絶縁膜を局所的に埋め込む第1の工程

前記単結品シリコン基板の局所的な位置に単結品シリコ ンに固溶して導電性あるいは半導体のシリコンを形成す る原子をイオン注入1... その後にアニールすることによ って前記単結晶シリコン基板にドープを受けたシリコン を局所的に埋め込む第2の工程とを含むことを特徴とす る半進体基板の製造方法。

【請求項7】 単結晶シリコン基板の局所的な位置に単 結晶シリコンと反応して絶縁膜を形成する原子をイオン 50 に凹部を形成し、前記回部に導体を地積させ、そののち

注入し、その後にアニールすることによって前記単結晶 シリコン基板に絶縁膜を局所的に埋め込む第1の工程

前記単結晶シリコン基板の局所的な位置に導電性あるい は半導体の金属の少なくとも一種類をイオン注入し、そ の後にアニールすることによって前記単結晶シリコン基 板に導電性あるいは半導体の金属を局所的に埋め込む第 2の工程とを含むことを特徴とする半導体基板の製造方

【請求項8】 第1の単結晶シリコン基板トにシリコン と反応してケイ化物を形成する原子を局所的に堆積さ せ、そののちアニールしてケイ化物を前記第1の単結晶 シリコン基板表面に局在的に形成する工程と、

前記第1の単結晶シリコン基板表面に局所的に厚いシリ コン酸化膜を形成し、そののち前記シリコン酸化膜と単 結晶シリコン基板の表面が同一の表面になるまで前記シ リコン酸化膜を除去してシリコン酸化膜を前記第1の単 結晶シリコン基板表面に局在的に形成する工程と、

前記第1の単結晶シリコン基板と第2の単結晶シリコン 基板とを、前記第1の単結晶シリコン上に形成したケイ 化物及びシリコン酸化膜を内部にして高温雰囲気中にて 貼り合わせる工程と、

前記貼り合わされた第1の単結晶シリコン基板又は第2 の単結晶シリコン基板を、前記シリコン酸化膜の上に所 望の厚みの単結晶シリコン層が残るまで研磨あるいはエ ッチング等により除去する工程とを含むことを特徴とす る所望の位置にケイ化物及びシリコン酸化膜が埋め込ま れた半導体基板の製造方法。

【請求項9】 第1の単結晶シリコン基板に単結晶シリ コンに固溶して導能性あるいは半導体のシリコンを形成 する原子を局所的にイオン注人し、そののちアニールし て導電性あるいは半導体のシリコンを局所的に形成する 工程と.

前記第1の単結晶シリコン基板装面に局所的に厚いシリ コン酸化膜を形成し、そののち前記シリコン酸化膜と単 結晶シリコン基板の表面が同一の表面になるまで前記シ リコン酸化膜を除去してシリコン酸化膜を前記第1の単 結晶シリコン基板表面に局在的に形成する工程と、

前記第1の単結晶シリコン基板と第2の単結品シリコン 基板とを、前記第1の単結晶シリコントに形成した導電 性あるいは半導体のシリコン及びシリコン酸化膜を内部 にして高温雰囲気中にて貼り合わせる工程と、

前記貼り合わされた第1の単結晶シリコン基板又は第2 の単結晶シリコン基板を、前記シリコン酸化膜の上に所 望の順みの単結晶シリコン層が残るまで研磨あるいはエ ッチング等により除去する工程とを含むことを特徴とす る所望の位置に導体あるいは半導体のシリコン及びシリ コン酸化膜が埋め込まれた半導体基板の製造方法。

【請求項10】 第1の単結晶シリコン基板上に局所的

3 表面を研磨することにより導体を前記第1の単結晶シリコン基板表面に局在的に形成する工程と、

前記第10単結晶シリコン最抜表面に局所的に関いシリコン酸化機を単 コン酸化機を形成し、そののち前配シリコン酸化機を単 結晶シリコン基板の表面が同一の表面になるまで前配シ リコン酸化機を除去してシリコン酸化機を耐湿第1の単 結晶シリコン系板表面に局在的に形成する工程と、

前配第1の単結晶シリコン基板と第2の単結晶シリコン 基板とを、前配第1の単結晶シリコン上に形成した導体 及びシリコン酸化膜を内部にして高温雰囲気中にて貼り 10 合わせる工程と、

前記誌の合わされた第1の単結晶シリコン基板又は第2 の単結晶シリコン基板を、前記シリコン酸化酸の上に所 望の厚みの単結晶シリコン層が残るまで研磨あるいはエ ッチング等により除去する工程とを含むことを特徴とす る所望の位置に導体あるいは半端体のシリコン及びシリ コン酸化酸が退め込まれた半端体基板の製造力と

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板及びそ 20 の製造方法に関するものである。

[0002]

【従来の技術】電気絶線膜上に形成した半導体シリコン (SOI; Silicon On Insulator) は、高速化・高集積 化が可能な半導体基板として近年社日を乗かている。S 〇1半導体基板は、図10に関面構造を示すように、厚 さ500~1000μmのシリコン基板121上に数十 m~数μmの厚さのシリコン機化膜などの電気絶縁動 122を形成し、その上に厚き数十nm~数μmの単結 晶シリコン層(SOI層)123を形成したものであ る。

[0003] SO 1半場体基板に形成した半導体集積向 結は、電気絶縁解122上の単結あシリコン層(SO I 層)123が非常に向いたがに、特に集積回路が相構型 MIS (Metal Insulator Soniconductor) トランジス である場合、ソース・基板間、ドレイン・基板間、ゲ ート・基板間いずたの電気管化を従来のバルクシリコン 基板に比べて低減され、集積回路の高速化が可能となる 利息を有じている。加えて、電気絶縁候123が存在す ることにより、弱接する2つのトランジスタの間の素子 40 分離関係を非常に狭く体ることができ、さらなる高集積 化が可能になる利息も有している。

【0004】ところで、SOI 半導体基板は、そこに作 製された集積回路が動作しているときに施れる電流によって生じる底度上昇のため、MISトラングスタのゲート ト地線版可にキャリアの施機性位が多数発生し、トラン ジスタ哲性の変動がおこり、さらには集積回路の信頼性 が損なわれることとなる。この欠点を完版するものとし て特朗平6-302791分分線に配載されている技術 がある、これは、図11(a)の平面(B及び図11 (b) のA - A、胸面図に示すように、単結晶シリコン 基板 11 1 中に局所的に電気絶縁後 11 2 を埋め込むよ うにするものでめる。このように電気絶縁後 11 2 を 所的に埋め込むことにより、電気絶縁を 11 2 のない値 破を油・て熱が結晶シリコン層 (SOI層) 11 3 に熱が接積 されにくくなり、集積回路の情報性を向上することがで きる。

[0005]

【発明が解決しようとする課題】上配のように優れた特徴を有するSOI半導体基板ではあるが、集傾回路が形成される薄い単結局シリコン層の質下に秘接域が存むためた。集積回路を作戦する工程などで、埋め込み総縁襲上の単結晶シリコン層(SOI層)と単結晶シリコン基板との間に電位定が生じる。あるいは、ゲートと単結局シリコンとの間でも同様に電位差が生じる。

【00061 このように絶縁機がウェハ全面に埋め込まれている後来の507 半導体基板では、集積回路形成の 1程で表版のシリコン間間に変化途が生じるため、この 電位差による静電気放電で埋め込み絶縁膜が破壊される ことがある。このため、集積側路作製中に501半線体 活数の理地の込み繰線波とトランズタのゲート線体 所期の役割を果たさなくなる。さらに二次的な効果とし て、完成した集積側路においても静電気放電に対する耐 件が劣化する。

【0007】本発明は、このような従来技術の問題点に 鑑みてなされたもので、湿皮上昇を利削すると共に静電 気放電に対する耐性の向上したSOI半導体基板を提供 することを目的とする。

[0008]

30

【課題を解決するための手段】本発明においては、単結 品シリコン基板中に、絶縁膜とともに導体又は半導体を 局所的に形成することにより前型目的を達成する。

【0009】すなわち、本奈明の半導体基板は、単結晶 シリコン基板に絶縁板とともに導体又はドープされた半 薄体が各々局所的に埋め込まれていることを特徴とす る。絶縁膜と導体又はドープされた半導体とは、基板面 に単行な方向に全互に配置される。

【0010】また、本発明による半導体基板の製造方法は、単結晶シリコン基板の周折的な位置に単結晶シリコン基板の周折的な位置に単結晶シリコンと反応して静緑膜を形成する原介をイオンだれし、その後にアニールすることによって前記単結品シリコン基板の局所的な位置に単結晶シリコンと反応して開発性があるケイ化物を形成する原子をイオン注入し、その後にアニールすることによって単結晶基板にケイ化物を刷所的に埋め込む第2の上程とを含むことを物徴とする。

50 【0011】前記第2の工程では、単結晶シリコン基板

上にフェトレジストを整布し、フォトリソグラフィ工程 により単基品シリコンの内部にケイ化物を形成する箇所 の上のフォトレジストを除去し、単結品シリコンと反応 してケイ化物を形成する原子をイオン注入し、その後に アニ・ルすることによって、所望の位置にケイ化物を埋 助込むことができる。

[0012] 前窓野2の工程では、前定部料品シリコン 系板の改節に絶縁機を形成し、前記絶縁線の上にフォト レジストを整布し、フォトリングラフィ工程により単結 品シリコンの内部にケイ化物を形成する箇所のフォトレ 10 ジストを除去し、単結品シリコンと反応しケイ化物と 形成する原子をインド社人、単結品シリコン上に残っ ているフォトレジストを除去し、その後、アニールする ことによって、所望の位置にケイ化物を埋め込むことも できる。

[0013]また、本発明による半導体基底の製造方法 は、単結晶シリコン基板の周折的な位置に単結晶シリコ ンと反応して絶線機を形成する原子をイオン作入し、そ の後にアニールすることによって単結晶シリコン基板に 絶線軽を局所的に埋め込む第1の工程と、単結晶シリコ 20 ン基板の局所的な位置に単結晶シリコンに関降して準備 性あるいは半導体のシリコンを形成する原子をイオン注 入し、その後にアニールすることによって単結晶シリコ ン基板にドープを受けたシリコンを周所的に埋め込む第 201番と参倉なことを特徴とする。

[0014] また、本発明による半導体大坂の駅並方法は、単結益シリコン基板の側が的な位置に単結晶シリコン基板の側が的な位置に単結晶シリコン基板に発展を手が成する原子をイオン性入し、その後にアニールすることによって単結晶シリコン基板に発展を側が向いて乗り体の金属の少なくとも、推復をイオン性入し、その後にアニールすることによって単結晶シリコン基板に薄積作あるいは半導体の金属を同所的に埋め込む第2の工程とを含むことを特徴とする。

【0015】また、本発明による所望の位置にケイ化物 及びシリコン酸化酸が埋め込まれた半導体基板の製造方 法は、第1の甲結局シリコン基板上にシリコンと反応し てケイ化物を形成する原子を助所的に煙詰きせ、そのの らアニールしてケイ化物を第1の単結島シリコン基板表 板表面に局所的に所いシリコン酸化限を形成し、そのの らシリコン酸化限と単結晶シリコン基板を表面が同一の らシリコン酸化限と単結晶シリコン基板を表面が同一の 5シリコン酸化限と単結晶シリコン基板を表面が同一の 近半線と乗りコン基板を表の甲結晶シリコン基板を 販を第1の単結晶シリコン基板を第2の甲結晶シリ コン基板を度、第1の単結晶シリコン上に形成したケイ 化物及びシリコン酸化膜を内部にして高磁芽囲気中にて 貼り合わせる工程と、まり合わされた第1の単結晶シリ コン基板を度と内部はをして高磁芽囲気中にて 貼り合わせる工程と、まり含わされた第1の単結晶シリ 化膜の上に所望の厚みの単結晶シリコン層が残るまで研 磨あるいはエッチング等により除去する工程とを含むこ とを特徴とする。

【0016】また、本発明による所望の位置にケイ化物 及びシリコン酸化膜が埋め込まれた半導体基板の製造方 法は、第1の単結晶シリコン基板に単結晶シリコンに固 溶して導盤性あるいは半導体のシリコンを形成する原子 を局所的にイオン注入し、そののちアニールして源葉性 あるいは半導体のシリコンを局所的に形成する工程と. 第1の単結晶シリコン基板表面に局所的に厚いシリコン 酸化膜を形成し、そののちシリコン酸化膜と単結晶シリ コン基板の表面が同一の表面になるまでシリコン酸化膜 を除去してシリコン酸化膜を第1の単結品シリコン基板 表面に局在的に形成する工程と、第1の単結晶シリコン 基板と第2の単結晶シリコン基板とを、第1の単結晶シ リコン上に形成した導電性あるいは半導体のシリコン及 びシリコン酸化膜を内部にして高温雰囲気中にて貼り合 わせる工程と、貼り合わされた第1の単結晶シリコン基 板又は第2の単結晶シリコン基板を、シリコン酸化膜の 上に所望の厚みの単結品シリコン層が残るまで研磨ある いはエッチング等により除去する工程とを含むことを特 徴とする。

【0017】また、本発明による所望の位置にケイ化物 及びシリコン酸化膵が埋め込まれた半導体基板の製造方 法は、第1の単結晶シリコン基板上に局所的に凹部を形 成し、凹部に導体を堆積させ、そののち表面を研磨する ことにより導体を第1の単結晶シリコン基板表面に局任 的に形成する工程と、第1の単結晶シリコン基板表面に 局所的に厚いシリコン酸化膜を形成し、そののちシリコ ン酸化膜と単結晶シリコン基板の表面が同一の表面にな るまでシリコン酸化膜を除去してシリコン酸化膜を第1 の単結晶シリコン基板表面に局在的に形成する工程と、 第1の単結晶シリコン基板と第2の単結晶シリコン基板 とを、第1の単結晶シリコン上に形成した導体及びシリ コン酸化膜を内部にして高温雰囲気中にて貼り合わせる 工程と、貼り合わされた第1の単結晶シリコン基板又は 第2の単結晶シリコン基板を、シリコン酸化膜の上に所 望の厚みの単結晶シリコン層が残るまで研磨あるいはエ ッチング等により除去する工程とを含むことを特徴とす

【0018】本発財の半薄体基板によると、集積回路の作製中に生じる単結晶シリコン層 (SO1層)と単結品シリコン基板との間の理位差は、導体(あるいはドープされた半導体)の存在によりゼロあるいはゼロに近い値となる。

[0019]

コン基板とを、第1の単結晶シリコン上に形成したケイ 【発射の変態の形態』以下、図面を参照した水発明の実 化物及びシリコン酸化酸を内部にして高磁雰囲気中にて 塩板の形態を説明する。図1 はみ発明によるSの1 半導体 基板の構造を示す模式図であり、(a) はSの1半轉体 コン基板又は第2の単結晶シリコン基板を、シリコン酸 50 基板の平面図、(b) は (a) の確解又一 X 上の断面 図である。このSOI甲導体展板は、単結晶シリコン基板101に、シリコン酸化膜等の絶縁膜102人を開放 底などの導体5しなはドープを34た半導体104を周所的に埋め込んで構成されている。単結晶シリコン101 には、その結晶方向を示すためにオリエンデーション2 ラットと呼ばれる切断線105が設けられている。整機度102は、例えば数首人一般μmの厚さを持ってい

7

【0020】 図2に、図1に示す本発明のSO1半導体 基板を利用して形成した回路館の一側の域へ図を示す。 SO1半導体系板は、単結局シリコン表は 31 内に、 厚さ数百人〜数μmの半導体N型シリコン132及び厚 さ数百人〜数μmのシリコン酸化版 (総経版) 133を 各々局所がに関め込んで構造されている。

【0021】回路134及び回路136は単結晶シリコ

ン基板131内に絶縁版133が埋め込まれた領域に形成され、同常135は単結高シリコン基板131内に半導体132が埋め込まれた領域に形成されている。各回第134、135、136はそれぞれ電気的に接続され、ある働きを持つ一つの集間回路を形成している。[0022] 国第135年代ラシナラの戦争の下には埋め込み絶縁はなく埋め込み半導体132があるため、イオンに入及ゲラズでに接嫌する工程では埋め込み半導体132に対してSO1半導体基板の表側に発生で基づをSO1半導体基板の表質が同電位に定る傾向になり、非電気板を低による周辺節の順電位に定る傾向になり、静電気板電による周辺節の順電位に定る傾向になり、静電気板電による周辺節の順る位に定る傾向になり、静電気板電による周辺節の順るがより機能を引きる。

成するトランジスタ群の信頼性が高く安定した回路とな

ō. 【0023】次に、図1に示したSOI半導体基板の製 治方法について説明する。図3は、本発明によるSOI 半導体基板の製造方法の一例を示す工程断面図である。 まず、図3 (a) に示すように、単結晶シリコン基板1 61の上に、厚さが数 u mのフォトレジスト162を全 面に塗布する。次に、図3(b)のように、フォトリソ グラフィ工程によって、酸素を単結晶シリコン基板16 1の中にイオン注入すべき箇所のフォトレジストを除去 する。163はフォトリソグラフィ工程によって残った フォトレジストを示す。次に、図3 (c) のように、フ 40 ォトレジストを163をマスクとして、酸素イオンO* を単結晶シリコン基板161中にイオン注入する。酸素 イオンをイオン注入するときの加速エネルギーは、埋め 込みシリコン酸化膜を単結晶シリコン基板161のどの くらいの深さに形成するかによって決定される。イオン 注入時の酸素イオンの量は、101°cm2のオーダであ る。次に、図3 (d) のように、フォトレジストを除去 する。この後、900℃以上のアニールを加えると、単 結晶シリコンとイオン注入された酸素原子が反応し、良

コン酸化腺165の上には結晶性の良好な単結晶シリコ ンすなわちSOI層166が形成されることとなる。 【0024】続いて、図3 (e) に示すように、新たに フォトリソグラフィ工程によって、シリコンと反応して ケイ化物を形成する金属を単結品シリコンの中にイオン 注入すべき箇所以外の箇所にフォトレジスト167層を 形成する。このときのイオン注入箇所は、隣接する局所 的なシリコン酸化膜165の間に設定される。次に、図 3 (f) のように、単結晶シリコン基板 1 6 1 中に金属 イオンM, をイオン注入する。このとき注入する金属イ オンは、例えば遷移金属イオンであるチタンイオン、タ ングステンイオンとすることができる。あるいはアルミ ニウムイオンでもよい。また、複数の金属イオン、例え ばチタンイオンとタングステンイオンを同時に注入して もよい。金属イオンをイオン注入するときの加速エネル ギーは、埋め込みケイ化物を単結晶シリコン基板161 のどのくらいの探さに形成するかによって決定される。 次に、図3 (g) のように、フォトレジスト膜167を 除去する。この後、700℃以上のアニールを加える と、単結晶シリコンとイオン注入された金属が反応し、 良好なケイ化物169が形成される。ケイ化物169の 上には単結晶シリコン171が存在する。

【日の25】図4は、本発明によるSO1半導体基板の 製造力抗の他の側を示す工程販売回かある。図3におい では単結曲ション基板内は、015とかんでは、ここではケイ 化物に代えてドープされた導体あるいは半導体のシリコ とを以所的に形成する。図4にオナ作数力が向半の工 低、すなわら単結曲シリコン基板161内に経験版とし てシリコン酸化度165をあり可かに形成することでもの フィン酸化度165をあり可かに形成することである 図4(a)~(c)及びそれに続くイオン正入用のマス クを形成する工程である図4(c)は図3(a)~ (c)と同一であるので、其体に採り図3(a)~

【0026】図4(f)において、シリコンに固溶して 薄体あるいは半導体となるドーパントのイオンM,*をイ オン让入する。このイオンは、砒素、リン、ポロン等と することができる。次に、図4(g)のように、フォト レジスト腰167を除去し、800℃以上のアニールを

加えると、単結晶シリコンの中にドーバントが導入され、シリコンが導体あるいは半薄体173として働くようになる。このドープされて導体あるいは半導体173として働くシリコンの上には単結晶シリコン175が存在する。

込みシリコン酸化腰を単結晶シリコン基板161のどの 【0027】以上、図3及び図4で設別したS○1半導 体表地の製造方法では、放業イオン、金属イオンあるい はドルジトをイオン注入するとき、注入すべき部分 る。次に、図3(d)のように、フォトレジストを除去 する。この後、900で以上のアニールを加えると、単 断品シリコンとイオン洋入された酸素原子が反応し、良 好かシリコン酸化板165が形成される。そして、シリ 50 るように、単結晶シリコンの上に整布したフォトレジスト の5、イオン洋入された酸素原子が反応し、良 分がシリコン酸化板165が形成される。そして、シリ 50 るように、単結晶シリコンの上に整布したフォトレジスト の5、イオン洋入された酸素原子が反応し、良 分ように、単結晶シリコンの上に整布したフォトレジスト ト膜を所望の箇所だけ除去して行う方法だけとは限らない。

【0028】図5は、本発明によるSOI半導体基板の 製造方法の他の例を示す工程断面図である。まず、図5 (a) に示すように、単結晶シリコン基板191上にシ リコン酸化膜などの絶縁膜192を形成し、その上にフ ォトレジスト膜193を形成する。次に、図5 (b) の ように、フォトリソグラフィ工程により、酵素イオンを 単結晶シリコン基板 191の中にイオン注入すべき箇所 のフォトレジストと絶縁膜を除去する。194と195 10 はそれぞれ、フォトリソグラフィ工程によって残ったフ オトレジストと絶縁膜を示す。次に、図5 (c) のよう に、単結晶シリコン基板 191中に酸素イオンO'をイ オン注入する。酸素イオンO'をイオン注入する時の加 速エネルギーは、SOI層下に形成されるシリコン酸化 膜をSOI層表面からどのくらいの深さに形成するかに 依存する。イオン注入時の酸素イオンの量は、101°c m 'のオーダである。次に、図5 (d) のように、酸素 イオン注入後にフォトレジスト際194と絶縁腕195 を除去することにより、表面全体が平坦な単結晶シリコ 20 在する。 ン拡板191となる。このあと、900℃以上のアニー ル工程を加えると、単結晶シリコンとイオン注入された 酸素イオン原子とが反応し、良好なシリコン酸化膜19 7が局所的に形成される。シリコン酸化膜197の上に は単結晶シリコン層すなわちSOI層198が存在す 3,

【0029】続いて、図5(e)に示すように、局所的 にシリコン酸化醇197が埋め込まれた単結晶シリコン 基板191上にシリコン酸化膜などの絶縁膜199を形 成し、その上にフォトレジスト膜200を形成する。次 30 に、図5 (f) のように、フォトリソグラフィ工程によ り、シリコンと反応してケイ化物を形成する金属イオン を単結晶シリコン基板191の中にイオン注入すべき簡 所のフォトレジストと絶縁膜を除去する。このイオン注 入箇所は、隣接する局所的なシリコン酸化膜197の間 に設定される。201と202はそれぞれ、フォトリソ グラフィ工程によって残った絶縁膜とフォトレジストを 示す。次に、図5 (g) のように、単結晶シリコン基板 191中にシリコンと反応してケイ化物を形成するチタ ン、タングステン、アルミニウム等の金属イオンM.*を 40 注入する。次に、図5 (h) のように、金属イオン注入 後フォトレジスト膜202と絶縁膜201を除去するこ とにより、表面全体が平坦な単結晶シリコン基板191 となる。このあと、700℃以上のアニール工程を加え ると、単結晶シリコンとイオン注入された金属イオン原 子とが反応し、良好なケイ化物204が局所的に形成さ れる。

[0030] 図6は、未発別によるSO1半準体基板の 7が形成された単結晶シリコン基板221上に再び整酸 製造方法の他の例をボす工程影前限である。図5で説明 化によりシリコン酸化機230を形成し、Si,N,など した方法では単結晶シリコン基板がにシリコン酸化機150 の絶縁線228を埋積させた後、フォトレジストとの

97とともにケイ化物204を局所的に埋め込んだが、 ここではケイ化物に代えてドープされた関係あらいは半 導体のシリコンを角所的に形成する。図61に示して対 方法の前半の工程、すなわら単結晶ンリコン基収191 内に発酵機としてシリコン酸(版197を周所的に形成 するこ私である図6(a)~(d)及びそれに終イ ンは入用のマスクを形成する工程である図6(e)~ (f)は図5(a)~(f)と同一であるので、詳細な 股別を名解する。

【0031】図6 (g) においては、シリコンに関格して構体あるいは半導体となるドーパントのイナン(ヒ ボルカるいは半導体となるドーパントのイナン(ヒ 来, リン、ボロン等) M. セイナン注入する。イオン注 入する箇所は、隣接する局所的なシリコン酸化核197 の間にする。次に、図6 (h) のように、フォトレジス ト級202と経験録201を決入し、80 (ひ以上のア ニールを加えると、単結論シリコンの中にドーパントが 導入され、シリコンが導体あるいは半導体208として 働くようになる。ドープされて導体又は半導体と10 が存 ケオカ

【0032】図3から図6により説明した木発明のSO 1 半導体基板の製造方法は、半導体シリコン基板に酸素 イオンを注入することにより局所的な埋め込み酸化膜を 作製したが、埋め込み酸化膜は二枚の単結晶シリコン基 板を貼り合わせる方法、いわゆる貼り合わせ法によって も形成することができる。次に、貼り合わせ法による本 発明のSOI半導体基板の製造方法について説明する。 【0033】図7は、本発明によるSO[半導体基板を 貼り合わせ法によって製造する方法の例を示す工程断面 図である。まず、図7 (a) に示すように、単結品シリ コン基板221上にシリコン酸化酸などの絶縁膜222 を形成し、その上にフォトレジスト膜223を形成す る。次に、図7 (b) のように、フォトリソグラフィエ **稈によりフォトレジスト腰の所望の位置に窓224を開** ける。次に、図7 (c) のように、フォトレジスト膜の 窓の箇所の絶縁膜222を除去する。次に、図7(d) のように、絶級膜上に残っているフォトレジスト膜を除 去し、シリコンと反応してケイ化物を形成するチタン、 タングステン、アルミニウム等の金属類225を堆積さ せる。この後、700°C以上の湿度でアニールを加える と、図7 (e) のように、金属膜225と単結晶シリコ ン221が反応してケイ化物226を形成する。次に、 図7(f)のように、単結晶シリコン基板221の表面 を所望の深さまでドライエッチング・研磨等で除去す る。この時、表面が研磨されて平らになったケイ化物2 27中に未反応金属が含有していても問題はない。 【0034】次に、図7(g)において、ケイ化物22 7が形成された単結晶シリコン基板221上に再び熱酸 化によりシリコン酸化膜230を形成し、SinN.など 1.1

を喰布する。次に、図7(h), (i)に示すように、 フォトレジスト229及び絶縁膜228の所望の位置に フォトリソグラフ及びドライエッチングにより窓232 を形成する。次に、図7(i)のように、フォトレジス ト229を除去する。次に、図7(k)において、熱酸 化することによりシリコン酸化膜234を形成する。次 に、図7(1)において、研磨などでシリコン基板22 1を所望の厚さにする。こうして、表面にケイ化物22 7の領域とシリコン酸化糖236の領域が各々局所的に 形成されたシリコン単結晶基板221が得られる。この 10 ようにして形成された基板をA基板と呼ぶこととする。 【0035】続いて、図7 (m) に示すように、新たな 単結品シリコン基板238 (B基板と呼ぶ)を用意す る。次に、図7 (n) のように、1100 ℃以上の高温 酸素雰囲気中でA基板とB基板をシリコン酸化膜236 とケイ化物237を内側にして貼り合わせる。この時、 A基板とB基板の周囲にシリコン酸化膜239が形成さ れる。次に、図7 (o) にように、シリコン酸化膜23 6の上に残す単結晶シリコン240が所望の厚さとなる ようにB基板の側を研磨する。その結果、シリコン酸化 20 膜236とケイ化物237が単結晶シリコン内に埋め込 まれた図1 (b) に示すようなSOI半導体基板が完成 する。単結晶シリコン基板の周囲のシリコン酸化膜23 9は除去してもよい。なお、この例では先に導体(ケイ 化物)を形成し、その後に絶縁膜を形成しているが、導 体と絶縁膜の形成順序は逆にしてもよい。

【0038】図8は、木発明によるSO1半導体基板を 貼り合わせ法によって製造する方法の他の例を示す工程 新面図である。この例では、熱酸しし埋め込み酸化膜 となるシリコン酸化膜を形成し、一方、導体(または半 30 減体)は遅みへの地積により形成する。

【0038】 続いて、図8(h) に示すように、表面に 所配の原きの場体とは半導体259が局所的に形成され た単結晶シリコン基板251トにシリコン酸化膜261 を形成し、Si,N,などの熱燥膜262を堆積させた 後、フォトレジスト263を喰布する。次に、図8 (i), (j) のように、フォトレジスト263及び絶 縁麟262の所望の位置にフォトリングラフ及び形 エッチングにより窓260を形成する。次に、図 (i) のように、フォトンジフトをPOホオナス・カビ・図

【0039】続いて、例8 (m) に示すように、新たな 申結品シリコン基板268 (B基板と呼ぶ)を用意する。次に、図8 (n)のように、1100で以上の高温 酸素雰囲気中で A基板とB基板をシリコン機化膜266とケイ化物267を内側にして貼り合わせる。この時、A基板とB基板の周囲にシリコン酸化膜26 6の近に残す地域晶やリコン270が「望の順をとなるもっに民身で地域晶やリコン270が「望の順をとなるとうにB基板の触を領害する。こうして、シリコン酸化膜266とケイ化物267が甲部間を対象する。こうして、シリコン酸化度266とケイ化物267が甲部間を対象する。

【○040】図9は、本発明によるSOI平導体基板を 貼り合わせ法によって製造する方法の他の耐水示す工程 前面図である。この例では、数像化して埋めた腐化(酸 となるシリコン酸化膜を形成し、一方、導体(または半 導体)はドーパントをイオン往入することにより形成す る。

【0041】まず、図9 (a) に示すように、単結晶シ リコン基板281上にフォトレジスト282を能布す る。次に、図9(b)のように、フォトリソグラフィエ 程によりフォトレジスト膝の所望の位置にドーパントを 注入するための窓283を開ける。次に、図9 (c) の ように、シリコンに固溶して導体あるいは半導体となる ドーパントのイオン (ヒ素、リン、ボロン等) 284を イオン注入する。次に、図9 (d) のように、フォトレ ジストを除去する。次に、図9 (e) のように、800 ℃以上のアニールを加えると、単結晶シリコンの中にド ーパントが導入され、シリコンが導体あるいは半導体2 86として働くようになる。このとき、イオン種のドー ズ最によって、シリコンが導体になったり半導体になっ たりする。なお、次工程のシリコン酸化膜形成のための 酸化の温度がイオン種を活性化するのに充分であれば、 この図9 (c) のアニールは省略可能である。

【0042】 続いて、図9(f) にボナように、海体火 は半導体のシリコン286が同所的に形成された半結晶 シリコン基板281上にシリコン酸化限287を形成 し、Si₁N,などの機械限288を増積させた後、フォ トレジスト289を発布する。次に、図9(g)のよう に、フォトレジスト289な砂棒機度280が機械を380が運の備 所にフォトリソグラフ及びドライエッチングにより窓2 9 0 を形成する。次に、 図 9 (h) のように、フォトン ジストを除去する。次に、図8 (i) にように、熱酸化 することによりシリコン酸化膜291を形成する。次 に、図9 (j) のように、研磨などで単結晶シリコン基 板281を所望の厚さにする。こうして、表面にシリコ ン酸化腺292と導体又は半導体のシリコン293が各 々局所的に形成された単結晶シリコン基板281が形成 される。このようにして形成された基板をA基板と呼ぶ

ことにする。 【0043】続いて、図9(k)に示すように、新たな 単結晶シリコン基板294 (B基板と呼ぶ) を用意す る。次に、図9(1)のように、1100℃以上の高温 酸素雰囲気中でA基板とB基板をシリコン酸化膜292 と遺体又は半導体のシリコン293を内側にLで貼り合 わせる。この時、A基板とB基板の周囲にシリコン酸化 膜295が形成される。次に、図9(m)にように、シ リコン酸化酶292の上に修す単結晶シリコン296が 所望の厚さとなるようにB基板の側を研磨する。こうし て、シリコン酸化膜292と導体又は半導体のシリコン 20 21,251,281…単結晶シリコン基板 293が単結晶シリコン内に埋め込まれた図1 (b) に 示すようなSOI半導体基板が完成する。

[0044]

【発明の効果】以上詳細に説明したように、本発明の半 導体基板は、その上に集積回路を作製している工程中に 発生する、単結晶シリコン層(SOI層)と単結晶シリ コン基板との電位差が、ゼロあるいはこれに近い値とな る。これで、集積回路を作製途中に起こる静電気放電 が、従来のSOIウェハを使用する場合に比べて軽減さ れる。これによって、集積回路は安定して動作する。さ 30 113, 166, 198, 240, 270, 296…S らには、完成した集積回路も静電気放電の耐性が向上す

【図面の簡単な説明】

【図1】本発明によるSOI半導体基板の構造を示す機 式図.

【図2】本発明のSOI半導体基板を利用して形成した*

* 回路群の一例を示す図。

【図3】本発明によるSOI半導体基板の製造方法の一 例を示す工程断面図。

【図4】本発明によるSOI 半導体基板の製造方法の他 の例を示す工程断面図。

【図5】本発明によるSOI半導体基板の製造方法の他 の例を示す工程断面図。

【図6】本発明によるSOI半導体基板の製造方法の他 の例を示す工程断面図。

【図7】本発明によるSOI半導体基板の製造方法の他 の例を示す工程断面図。

【図8】 本発明によるSOI 半導体基板の製造方法の他 の例を示す工程断面図。

【図9】 本発明によるSOI 半導体基板の製造方法の他 の例を示す工程断面図。

【図10】SOI半導体基板の断面構造図。

【図 1 1 】従来の S O I 半導体基板の説明図。

【符号の説明】

101, 111, 121, 131, 161, 191, 2

102, 112, 133, 165, 197, 236, 2

66.292…埋め込みシリコン酸化膜 173, 208, 293…ドープされたシリコン

169, 204, 227, 237, 267…ケイ化物

228, 253, 262, 288…絶縁膜

230…シリコン酸化膜

162, 163, 167, 193, 194, 200, 2 02, 223, 229, 254, 263, 282, 28 9…フォトレジスト

OIM


2.2.5 ... 金属膝

239, 269, 295…シリコン酸化膜

257…程み

258…導体又は半導体

[図2]



[18] 1 0]



